A Real-Time Embedded Heterogeneous GPU/FPGA Parallel System for Radar Signal Processing
PBN-AR
Instytucja
Wydział Elektroniki i Technik Informacyjnych (Politechnika Warszawska)
Źródłowe zdarzenia ewaluacyjne
Książka
Tytuł książki
Ubiquitous Intelligence & Computing, Advanced and Trusted Computing, Scalable Computing and Communications, Cloud and Big Data Computing, Internet of People, and Smart World Congress (UIC/ATC/ScalCom/CBDCom/IoP/SmartWorld), 2016 Intl IEEE Conferences
Data publikacji
2016
ISBN
978-1-5090-2770-5
Wydawca
IEEE
Publikacja
Główny język publikacji
en
Tytuł rozdziału
A Real-Time Embedded Heterogeneous GPU/FPGA Parallel System for Radar Signal Processing
Rok publikacji
2016
Strony (od-do)
1189-1197
Numer rozdziału
Liczba arkuszy
0.5
Hasło encyklopedyczne
Autorzy
Pozostali autorzy
+ 1
Konferencja
Indeksowana w Scopus
nie
Indeksowana w Web of Science Core Collection
tak
Liczba cytowań z Web of Science Core Collection
Nazwa konferencji (skrócona)
UIC/ATC/ScalCom/CBDCom/IoP/SmartWorld
Nazwa konferencji
2016 Intl IEEE Conferences on Ubiquitous Intelligence & Computing, Advanced and Trusted Computing, Scalable Computing and Communications, Cloud and Big Data Computing, Internet of People, and Smart World Congress
Początek konferencji
2016-07-18
Koniec konferencji
2016-07-21
Lokalizacja konferencji
Tuluza
Kraj konferencji
FR
Lista innych baz czasopism i abstraktów w których była indeksowana
Streszczenia
Język
en
Treść
During the last decade, computing accelerated with graphics processing units (GPUs) have attracted the attention of signal processing engineers because of the enormous computational power and energy-efficiency of GPUs. A lot of signal processing applications, and in particular those related to modern radars, have benefited from this technology. However, the bottlenecks of GPU-computing - the relatively slow data transfer to the GPU memory and the large size of the data chunks which have to be fed into the GPU in order for it to attain its maximum computational performance, still restrict the potential use of the technology in some areas. In radar signal processing, both these issues have to be addressed, as the needed throughput can be extremely large and the data cannot be processed in arbitrary big chunks because of the relatively small processing latency required. In the paper, a heterogeneous radar processor consisting of FPGA and GPU devices is proposed and its model implementation is described. The presented performance analyses show that the primary design requirements - high data throughput, high overall computational performance and low latency, are met. The first is achieved with the help of a Remote Direct Memory Access (RDMA) mechanism, the second by employing Compute Unified Device Architecture (CUDA) technology, and the last by applying state of the art programming techniques and establishing a atency/performance trade-off satisfying the given design constraints.
Inne
System-identifier
WUTac0914fe2b2a4cccb15fdb8a140234a7
CrossrefMetadata from Crossref logo
Cytowania
Liczba prac cytujących tę pracę
Brak danych
Referencje
Liczba prac cytowanych przez tę pracę
Brak danych