Construction and test of the first Belle II SVD ladder implementing the origami chip-on-sensor design
PBN-AR
Instytucja
Instytut Fizyki Jądrowej im. Henryka Niewodniczańskiego Polskiej Akademii Nauk
Informacje podstawowe
Główny język publikacji
en
Czasopismo
JOURNAL OF INSTRUMENTATION
ISSN
1748-0221
EISSN
Wydawca
DOI
URL
Rok publikacji
2016
Numer zeszytu
Strony od-do
C01087
Numer tomu
11
Identyfikator DOI
Liczba arkuszy
Autorzy przekładu
(liczba autorów przekładu: 0)
Słowa kluczowe
en
Detector design and construction technologies and materials
Electronic detector readout concepts (solid-state)
Front-end electronics for detector readout
Data acquisition concepts
Streszczenia
Język
en
Treść
The Belle II Silicon Vertex Detector comprises four layers of double-sided silicon strip detectors (DSSDs), consisting of ladders with two to five sensors each. All sensors are individually read out by APV25 chips with the Origami chip-on-sensor concept for the central DSSDs of the ladders. The chips sit on flexible circuits that are glued on the top of the sensors. This concept allows a low material budget and an efficient cooling of the chips by a single pipe per ladder. We present the construction of the first SVD ladders and results from precision measurements and electrical tests.
Cechy publikacji
peer-reviewed
original-article
Inne
System-identifier
25810
CrossrefMetadata from Crossref logo
Cytowania
Liczba prac cytujących tę pracę
Brak danych
Referencje
Liczba prac cytowanych przez tę pracę
Brak danych